Das Geschichte mit ViRGE Treiber bringt mich etwas zum zweifeln.
Ich habe S3 Trio64V+ Treiber durch IDA Disassembler gejagt und fand paar Stelle, dass etwas mit MMIO (Memory mapped I/O) gefummelt wird.
Das übersteigt leider meine Software-Fähigkeit, den Ergebnisse von IDA Disassembler 100% sicher verstehen.
Laut eine User in Vogons wird irgendwo in Treiber VLB und PCI unterschiedlich angesteuert wird. Bei VLB wird es über "alte MMIO" angesteuert und bei PCI wird "alte und neue MMIO" genutzt.
Dafür fällt diese VLB-Feartures (nur "alte MMIO") beim Virge-Treiber weg. D.H. Ich müsste paar Virge PCI Karte verbauen und gucken, wo ihre MMIO-Basisadresse liegt und VLB Karte darauf anpassen. Bei Nutzung mit Trio64V+ Chip ist es sofort und einwanfrei verwendbar, bei ViRGE bin ich nicht ganz sicher. Ausser wenn wir jemand findet, der Treiber darauf anpassen könnte, bzw. ich in Treiber bei MMIO-Register umschreiben.
d.H. Erste Prototyp wird für dieser Geschichte konfigbare Adresse-Dekoder bekommen.
Ich bin gespannt ob Änderung ins zweite Version fliessen soll oder erste Prototyp taugt sofort.
Mometan zeichne ich Schaltplan in KiCad.... nur noch Analog-Teil und RAM fehlt , dann ist Schaltplan fertig.
Grüss
Matt