Hallo zusammen!
Da mich das Thema 1MB Cache auf einem UM8810PAIO nicht mehr in Ruhe lässt, würde mich interessieren, wie der Cache Speicher eigentlich verwaltet wird.
Gibt es einen allgemeinen Schaltplan oder so, wo man sieht wie die Ganzen Pins der Cache Chips verschaltet sind?
Wird der 2nd Level Cache über den Mainboard Chipsatz oder direkt von der CPU angesteuert oder verwaltet?
Wer hat davon Ahnung oder Unterlagen zu diesem Thema?
Wichtig ist bei den 128k x 8 Chips der Pin 2 (A16). Wie dieser richtig zu adressieren ist müsste ich auf jeden Fall mal wissen.