Cache Speicher - wo geht die Adressleitung A16 bei 486er Boards hin?

  • Hallo zusammen!


    Da mich das Thema 1MB Cache auf einem UM8810PAIO nicht mehr in Ruhe lässt, würde mich interessieren, wie der Cache Speicher eigentlich verwaltet wird.


    Gibt es einen allgemeinen Schaltplan oder so, wo man sieht wie die Ganzen Pins der Cache Chips verschaltet sind?


    Wird der 2nd Level Cache über den Mainboard Chipsatz oder direkt von der CPU angesteuert oder verwaltet?


    Wer hat davon Ahnung oder Unterlagen zu diesem Thema?


    Wichtig ist bei den 128k x 8 Chips der Pin 2 (A16). Wie dieser richtig zu adressieren ist müsste ich auf jeden Fall mal wissen.

  • Lineablu

    Hat den Titel des Themas von „Cache Speicher - wo geht die Adressleitung A16 hin?“ zu „Cache Speicher - wo geht die Adressleitung A16 bei 486er Boards hin?“ geändert.
  • Der Cache hängt halt mit am CPU-Bus (FSB). Gesteuert wird er aber vom Chipsatz, wie genau und wie viel Cache verbaut werden kann, hängt dann natürlich ebenfalls vom Chipsatz ab.

    So sieht das z.B. beim Intel Aries (420EX) schematisch aus:


    Dein größtes Problem beim UM8810PAIO dürfte allerdings das Datenblatt zum UMC-Chipsatz sein - das scheint irgendwie niemand mehr zu haben, ich habe auch schon das Internet danach durchwühlt...

Jetzt mitmachen!

Sie haben noch kein Benutzerkonto auf unserer Seite? Registrieren Sie sich kostenlos und nehmen Sie an unserer Community teil!