Cache

  • Unterscheiden sich die elektrischen Eigenschaften / Fertigungsprozesse vom Tag Ram zum Cache (cmos sram)?


    Wie erkennt man überhaupt einen Tag Ram?

  • Tag RAM bezeichnet vorallem die Funktion:
    Es ist ein SRAM Chip, der weniger Speicherkapazität (oder genausoviel) hat und schneller (oder genauso schnell) angesprochen wird, wie der L2 cache, allerdings werden nur Addressen eines Bereiches im Tag RAM gespeichert, während im L2 Cache der Inhalt liegt.
    Warum er schneller sein sollte? Da er zuerst angesprochen wird und ein langsamer Tag speicher den Zugriff auf den Cache ausbremsen würde.
    Warum er kleiner ist als der Cachespeicher? weil er nur die Adressen zu bereichen enthält und somit nicht soviel Speicher belegt.
    Ich hoffe diese kurze Erklärung konnte dir weiterhelfen?
    Oder war die zu oberflächlich?


    Edit: Ich habe z.B. die selben Speicherbausteine für Tag und L2 Cache verwendet, allerdings werde ich das wohl in Zukunft ändern ;)
    Hier ein kleiner Einstieg zum Thema Cache: http://sit.iitkgp.ernet.in/~coavl/dmc.html (am Beispiel von Direct Mapped Cache)

  • Ja...Vielen Dank :) Welche Aufgaben der Tag hat, will ich auch noch mal genauer untersuchen.
    Nur beim Zusammen-Stellen der realen Hardware...(vor mir liegen gerade einige Cache Bausteine aller Art).... hab ich ein Problem, es steht nirgends 'Tag' drauf.


    In den verschiedenen Board-Manual's lese ich die Cache-Bestückung...Tag Ram ist meist anders/kleiner organisiert wie du auch schon schreibst.


    Deshalb liegt der Kern meiner Frage auch in der Erkennung dieser und / oder in den Physikalischen / Elektrischen Unterschieden. :)


    Erkennung ist das Stichwort...ich habe nämlich den Verdacht, das ein Tag Ram genauso als Cache / SRam nutzbar ist und man fröhlich nach Manual-Spec's, zusammenstöpseln kann.
    Ist es möglich, dass Tag Ram nur eine bestimmte Funktion-Beschreibung (welche du ja gut verlinkt hast), eines normalen Cache-Bausteins ist?
    Das Informations-Defizit der Hersteller zu diesem Thema kann schon nervös machen. Das erkunden im Netz, durch ablesen der Nummern führt zu der Organisation des einzelnen Steins...128 x 8 x 8 und so und auch zur Größe. Nur weiss ich dann immer noch nicht ob der als Tag Ram nutzbar ist....wie gesagt steht nirgends drauf oder drin :)


    Ich habe jetzt eben gerade eine 1024 Slc Bestückung auf einem 471 Chipsatz, wahlweise mit einem 512 KB 64K x 8 und danach mit einem 1024 KB 128k x 8 in den Tag Ram Sockel gesteckt und...beides geht und es ist in nichts, wie CPU Bench oder Cache-Chk, zu unterscheiden.... :( Aber man kann dafür Geld ausgeben. Läuft das alle ins Leere?

  • Zitat

    Deshalb liegt der Kern meiner Frage auch in der Erkennung dieser und / oder in den Physikalischen / Elektrischen Unterschieden.


    Der Tag Ram ist ein ganz normaler SRAM - wie der restliche Cache auch, da gibt es keinerlei Unterschied.
    TAG bezeichnet nur die Funktion die er erfüllt: Verwaltungsinformationen zu Speichern:
    - Welche Adressen sind im Cache
    - Welchen Status haben die Daten? (gleich dem RAM/Neuer als im Ram/Veraltet bzw. ungültig) <- Das ist die Markierung (TAG)


    Zitat

    Nur weiss ich dann immer noch nicht ob der als Tag Ram nutzbar ist....

    Wenn die Organisation, Größe und Geschwindigkeit stimmen ja....


    Die Größe und Organisation gibt das Handbuch vor, die Geschwindigkeit... je schneller desto besser...

    Von allen Dingen auf Erden ist die Intelligenz am gerechtesten verteilt: Jeder glaubt, er hätte genug davon.

    Einmal editiert, zuletzt von Dosenware ()

  • Puh...danke @Dosenware


    Ich weiß nicht, warum das nicht am Ortseingangsschild von Hamburg steht. Sollte es.

    Der Tag Ram ist ein ganz normaler SRAM - wie der restliche Cache auch, da gibt es keinerlei Unterschied.

    Dann kann ich also alle Nutzen unter den von dir / Handbuch angesetzten Bedingungen. Ein Glück....gerade habe ich echt die großen Holzzahnräder in meinem Kopf knirschen gehört.

  • Oh, da habe ich meine erste Antwort wohl etwas missverständlich formuliert...


    Wie Dosenware schreibt:
    Tag RAM heißt nur Tag RAM, aufgrund der Funktion. Es ist ein ganz normaler SRAM Chip, wie der Cache auch.
    In der Regel nutz man für den Tag einen Chip, die 1/16tel Kapazität des Chaches hat und einen Ticken schneller ist.
    d.h. hast du 256 kb Cache nimmst du einen Chip für 128er Cache (also einen 16kb chip)
    nutzt du Cache mit 20ns nimmst du idR 15ns oder 20ns,


    Da du auch einen SiS471 zu haben scheinst:
    Ich habe z.B. in dem Board 1024kb Cache mit 15ns
    (besser wären 12ns laut den Chip Spezifikationen, habe ich aber leider nicht gefunden)
    ein passender Tag Chip hätte also eine Bezeichnung mit 512 im Namen und wäre 10, 12 oder 15ns schnell.
    Das Handbuch schlägt 20ns vor, liegt aber wohl an dem Alter, der Mainboardchip unterstützt bis 12ns.
    Es sollte keinen Unterschied machen, ob du einen 64k chip oder einen 128k Chip reinsteckst, da die Speichergröße der Tags nicht größer als 64k ist. (Könnte man jetzt ausrechnen, habe ich aber keine Lust zu ;) )


    Hier mal die Spezifikationen vom SiS471, da steht genau welche Chips du nutzen solltest:
    ftp://retronn.de/docs/chipset/SiS%20471.pdf


    Und je nach Geschwindigkeit auch die ns der Chips.

  • Wieder ein sehr gute Erklärung.
    Wir haben das gleiche Setup mit Board und Speicher.
    Ich bekomme dort allerdings kein WB hin. Das Manual vom Chipsatz habe ich selber hier schon 2 mal gepostet :)
    Für mich ist das ein Studium, dass alles zu begreifen, was da drin steht.
    Aber langsam wird es....ich frag dann einfach hier nach...wenn es zu hart wird. :rolleyes:

  • Auf was hast du das Board denn gejumpert?
    Welcher Prozessor läuft da drin?
    Mit meinem AMD 133 @160 habe ich alles auf WriteBack gestellt (Jumper 6 auf 1-2 und 21 auf 3-4 mein ich, im Handbuch steht leider nur WriteTrough das hat mir nen LockUp beschehrt)
    Habe die Einstellung aus dem Chipsatzmanual für 40 Mhz und 12ns (sry, wusste ich nicht, dass du das schon gepostet hattest ^^)
    L1 und L2 Cache auf WriteBack.
    Konnte nur noch nicht auf Stabilität testen, bin im Moment noch so weit, wie du es in meinem Thread auf den Bildern siehst ;)


    lg

  • Ich habe das Chicony Board CH-471B, wo es außer im Bios (Version VBS1.04), weder auf dem Board selber noch im Manual ein Jumperbezug auf WB /WT gibt.


    Als Prozessor habe ich von AMD, den (AM5x86-P75) AMD-X5-133 ADZ, der intern den Takt verdoppeln kann und laut Hersteller WB unterstützt mit seinem 16kb 1-level Cache.


    Wahlweise habe ich SLC in verschiedensten Bestückungen mit Tag Ram, PS/2 Fpm Modulen und Jumperungen für den iDX2 -AMD486DX4. Der CPU Cache wird einfach nicht im WB angezeigt (CHKCPU) und (NSSI)


    Derzeit sind runter von 128 auf 64 MB (wegen WfW) gesteckt, 1 MB SLC und auf AM486DX2, 40 Mhz CPU speed, bei 2 fach Takt (Viefach intern) ...160 Mhz.
    Die CPU ist was die Wärmeentwicklung angeht sehr übertaktungsfreudig.


    Entweder habe ich mich bei gefühlten tausend Config-Möglichkeiten vergallopiert und nicht alles dokumentiert / gejumpert oder diese ewigen Anleitungen, wie man die Sockel 3 Pins vom Board neu beschaltet, muss doch noch durch geführt werden...oder ich habe irgendwo ein Fake-Chip drauf... oder ich bin mit meinem Tarzan-Deutsch, schlichtweg zu blöde :)

  • Jup den selben Prozessor in neuerer Ausführung habe ich auch.
    Wie du schon sagst: Interner 4x Multiplikator, wenn auf 2x gejumpert wird,
    dazu 16kb writeBack L1 Cache.


    Die einzigen Einstellungen bei denen dein Board wahrscheinlich überhaupt WriteBack erkennen KANN, ist mit dem AMD486DX4 oder dem Intel DX4, da es nur für diese Modelle Versionen mit WriteBack Cache gab.
    Alle früheren Modelle sind WriteThrough, meines Wissens nach.


    Ich tippe darauf, dass es entweder für das Board eine nicht dokumentierte Jumpereinstellung für WriteBack gibt und sie im Netz rumgeistert, du sie durch ausprobieren finden musst, oder dass sie überhaupt nicht existiert.



    Von wann ist dein Bios?


    Edit: HALT! Von wegen nur AMD486DX4 oder i486DX4... Versuch einmal die P24D Einstellung, das ist eine Original ein DX2 WriteBack Chip gewesen(anscheinend), wird aber wohl auch von neueren 5x86 Prozessoren unterstützt). Sollte das nicht klappen könntest du versuchen rauszufinden mit welchem Jumper der WriteBack Cache aktiviert wird und eine Hybride Einstellung zwischen AMD486DX4 und P24D versuchen oder sowas... Viel Glück!

  • Danke Karm. Die P24D Einstellung hab ich wirklich noch nicht probiert.


    Diese 'undokumentierte' Jumpereinstellung, kann dann ja nur 'ne Strom Brücke von 3,3 Volt (5 Volt) auf B13 WB/WT Leitung vom Sockel, dann die beiden HitM A12 und am Chipsatz (ist mir das echt zu klein) verbinden....um den Signal-Zusammenhalt vom WB überhaupt aufrecht zu erhalten, dann der A10 (INV) mit dem Ausgang vom pillerman winzigen 471 Inv-Ausgang oder lieber am N17 (W/R) vom Sockel um beim cache lesen eine Zeile als Ungültig zu markieren...sonst machts ja auch keinen Sinn,
    dann noch bei manchen Chipsätzen und welche weiß ich nicht :) die Cachefähigkeit überhaupt, beim CPU Ausgang B12 innerhalb des aktuellen Buszykluses mit dem Cache# Eingang von unserem Mini Chipsatz......
    Jaaaaa coo,l ich such mal im Netz nach einem undokumentiertem Jumper :)
    Aber du hast ja recht....sowas gibt es wirklich. Also nochmal vielen Dank....Hast was gut bei mir :super

Jetzt mitmachen!

Sie haben noch kein Benutzerkonto auf unserer Seite? Registrieren Sie sich kostenlos und nehmen Sie an unserer Community teil!