Projektvorschlag VLB Speichererweiterungskarte?

?

Phu, da bin ich überfragt. Aber ich denke, dass der RAM dort, wo er momentan sitzt schon optimal platziert ist. Denn der Prozessor an sich hat ja keinen Speichercontroller. Dieser sitzt auf dem Board am Prozessorbus. Man müsste also einen eigenen Speichercontroller designen, der im optimalfalle mit dem on Board kommuniziert.

Ich denke eine Umsetzung ist so gut wie nicht möglich. Zumindest nicht ohne das Mainboard auch dafür anzupassen.

Nicht umsonst gab es properitäre Speicherkarten für manche 386er und auch 486er. Das war aber weder ISA noch VLB.

Wäre schon möglich.

Wenn Stefan307 das machen will, nur zu!

Bin gespannt wann er uns die Tolle Karte vorstellt.

VESA Local Bus - Wikipedia

en.wikipedia.org

VLB Bus 2.0

VLBUS20.PDF

VLB Plug&Play

PLUGPLAY.PDF

Viel Spaß beim lesen!

Das ist eine geeignete EDA Software:

Zitat von Stefan307

Wäre es möglich über VLB RAM gleichwertig zum direkt aus dem Board verbauten anzubinden?

Wenn du einen eigenen Chipsatz entwickelst, bestimmt.

Mich würden die Gedankengänge interessieren, die zu der Idee geführt haben. Wunsch nach so viel RAM wie möglich?

Wenn das einer gekonnt hätte, dann matt.

Zitat von Stefan307

Ne einfach nur der Gedanke das VLB ja wieder und zum letzten Mal eine direkte Verbindung zur CPU darstellt!

So ganz ist mir aber der Einwand bezüglich Speichercontroller Chipsatz nicht klar.

XT und AT Speichererweiterungskarten haben keinen eigenen Controller

Zunächst, so "direkt" wie das gern dargestellt wird, ist VL auch nicht an die CPU angebunden. Ebenso haben die Ähnlichkeiten zwischen 3- und 486ern auch ihre Grenzen.

Und, der Speicher auf ISA Erweiterungskarten wird direkt an die Adressleitungen angebunden, die am ISA Bus vorliegen.

Wenn dich die technische Thematik des VL Bus im einzelnen interessiert kann ich dir dieses Buch empfehlen:

https://www.amazon.de/-/en/dp/3772364136

Hm, die Idee hat mich in sofern getriggert, als dass ich mal schnell überlegt habe, ob das überhaupt möglich ist.

Theoretisch sollte das möglich sein, da du absolut Recht damit hast, dass VLB nur ein breiter, schneller ISA-Bus ist, der wieder mit vollem CPU-FSB läuft.

Allerdings glaube ich, ist es deutlich komplexer. Soweit ich die 486-Architektur richtig verstanden habe, steckt in der Northbridge der Speichercontroller, der nicht mehr nur pure Adress-Decodierung durchführt, sondern auch Signale aufbereitet (deshalb können frühe 486-Boards kein EDO, späte schon, unabhängig von der CPU) und den 2nd-Level-Cache verwaltet. Ich denke mal, das Mindestmaß, was auf einem Mainboard oder einer RAM-Karte stattfinden muss ist eine Übersetzung der Bus-Adresse in Row/Column Adressen, ggf. Datenpufferung sowie bei DRAM definitiv Refresh (der kommt nämlich vom Speichercontroller, nicht von der CPU).

Theoretisch müsstest du mit einem FPGA (oder wenn es nicht gerade um EDO, SDRAM oder DDR geht sogar mit einem CPLD oder etwas diskreter Logik) problemlos einen Speichercontroller nachbilden können, der zwischen dem CPU-FSB und DRAM/SRAM-Chips, FPM, EDO oder gar SDRAM oder DDR(x) vermittelt (was in der Tat ein Benefit wäre), müsstest aber ggf. mit DIP-Schaltern (wie auch bei alten Karten) die Startadresse (für Parallelbetrieb mit SIMM-Modulen auf dem Board) und Größe festlegen, und damit das Ganze mit dem 2nd-Level-Cache reden kann auch einen eigenen ebensolchen implementieren.

Aktuell würde ich sagen, der Aufwand ist hoch für eine kleine Nische (nur für VLB, was ja damals schon kein großer Wurf in Sachen Verbreitung war). Wenn es für dich interessant ist, warum nicht einfach mal probieren? Und irgendwer anders freut sich vielleicht auch darüber. Ich glaube nur nicht, dass das viele sein werden (kann mich aber irren).

Wüsste nicht wozu ich das brauche, ich kann auch einfach 4x32Mb FPM Module in den 486 stopfen.

Die sind ebenfalls 32bit angebunden

PS/2 RAM beim 486 ist ganz normal.

4x SIMM sind auch 32bit.

Die Logiken und Leitungen, die für Kohärenz zwischen den Cache, im kompliziertesten Fall ist dieser als Write Back ausgeführt, und RAM sorgen, liegen im Chipsatz und gehen nicht über den Bus.

D.h. falls es geht, wäre dieser Speicher uncached und damit wenig erstrebenswert.

Oder Du entwickelst eine Cachelogik direkt auf den Chipsatz der Karte, am besten gleich mit PB Cache und Support für SDRAM. Dann könnte man vielleicht neue Rekorde in den Benchmarks aufstellen.

Der Grafikchip müsste dann noch auf die Karte, damit Du am VLB mehr als 33MHz fahren kannst. Sonst lohnt das nicht.

Da kannst ja gleich einfach ein neues Mainboard mit fpga entwickeln

Zitat von Hoom

Die Logiken und Leitungen, die für Kohärenz zwischen den Cache, im kompliziertesten Fall ist dieser als Write Back ausgeführt, und RAM sorgen, liegen im Chipsatz und gehen nicht über den Bus.

D.h. falls es geht, wäre dieser Speicher uncached und damit wenig erstrebenswert.

Oder Du entwickelst eine Cachelogik direkt auf den Chipsatz der Karte, am besten gleich mit PB Cache und Support für SDRAM. Dann könnte man vielleicht neue Rekorde in den Benchmarks aufstellen.

Der Grafikchip müsste dann noch auf die Karte, damit Du am VLB mehr als 33MHz fahren kannst. Sonst lohnt das nicht.

Man könnte vielleicht einfach moderne SRAMs auf dieser Karte betreiben. Da erledigt sich der Bedarf für einen Cache und ebenso für eine Refreshlogik. D.h. man muss "nur" die Anbindung an den VLB realisieren. So ein wenig wie bei modernen Amiga Accelerators. Die nutzen ja auch alle SRAM mit 12ns oder weniger.

Dein Chipset muss auch überhaupt Größere Kapazitäten unterstützen.

Viele Boards kommen nicht mal mit 128Mb RAM klar.

Was mit Standard FPM PS/2 Simms machbar ist. (4x32Mb)

Ich hab auch bisher nur ein Board gefunden was 4x64Mb aufnimmt.

Wohl bemerkt ist der RAM dann auch nicht mehr gecached.

Sollte man Windows 95 ausführen merkt man das am 486 auf jedenfall stärker.

Und Unix werden die wenigsten hier nutzen, wo man wirklich einen nutzen von mehr RAM hat.